

Model Checking

Grundlagen und Praxiserfahrungen

Ralf Buschermöhle · Mark Brörkens
Ingo Brückner · Werner Damm
Wilhelm Hasselbring · Bernhard Josko
Christoph Schulte · Thomas Wolf

Die Gewährleistung der korrekten Funktionsweise von Hard- und Software ist ein entscheidender Faktor bei der heutigen Systementwicklung. Dies trifft ganz besonders auf das Gebiet der sog. „sicherheitskritischen“ Systeme zu, bei dem ein Systemversagen Menschenleben gefährden kann.

Einführung

Mikroprozessoren werden neben ihrer Verwendung in Computern immer häufiger auch in technischen Geräten wie medizinischen Systemen, Kraftfahrzeugen, Telekommunikationsgeräten, industriellen Anlagen und alltäglichen Konsumgütern

wie Fernbedienungen, Waschmaschinen und Küchengeräten eingesetzt. Computersysteme, die in technische Systeme integriert sind, bezeichnet man als „eingebettete Systeme“. Im Gegensatz zu herkömmlichen Systemen zeichnen sie sich oftmals durch strengere nichtfunktionale Anforderungen aus, wie harte Realzeitanforderungen, einen geringen Energieverbrauch oder eine geringe Störanfälligkeit hinsichtlich elektromagnetischer Felder. Die Entwicklung eingebetteter Systeme wird u.a. aufgrund immer höherer Anforderungen, einer wachsenden Anzahl von Komponenten und einer kontinuierlich steigenden Entwurfstiefe immer komplexer [15]. Die damit verbundene Beherrschung ihrer funktionalen und nichtfunktionalen Korrektheit mit gängigen Verfahren der Fehlersuche wie Reviews, Simulations- und Testverfahren stößt immer öfter an ihre Grenzen, da diese Verfahren lediglich die manuelle und damit zeit- und kostenintensive sowie fehleranfällige Überprüfung einiger Systemläufe zulassen. Eine kurzfristige Kompensation gelingt durch die Intensivierung der Anstrengungen in diesem Segment, was einen kon-

tinuierlich ansteigenden Anteil der damit verbundenen Kosten am Entwicklungsaufwand zur Folge hat. Trotz dieser umfangreichen manuellen Tests, wurden in zahlreichen Projekten mit industriellen Partnern des Bereichs „Sicherheitskritische Systeme“ des Forschungsinstituts OFFIS [36] immer noch Fehler, die vorwiegend durch lange Testsequenzen erreichbar waren, nachgewiesen. Dies spiegelt sich auch in zahlreichen Rückrufaktionen und Pressemitteilungen wider [43, 44]. Da die Sicherstellung der Korrektheit von Hard- und Software insbesondere im Bereich sicherheitskritischer Systeme das zentral zu lösende Problem darstellt, werden in Prozessmodellen (z.B. V-Modell [48, 46]) und Standards (z.B. DO-178B [40]) bereits seit geraumer Zeit formale Nachweise der Korrektheit

DOI 10.1007/s00287-004-0381-1
© Springer-Verlag 2004

R. Buschermöhle · M. Brörkens · I. Brückner · B. Josko
C. Schulte · T. Wolf
Oldenburger Forschungs- und Entwicklungsinstitut
für Informatik-Werkzeuge und -Systeme (OFFIS),
Bereich Sicherheitskritische Systeme,
Escherweg 2, 26121 Oldenburg
E-Mail: {buschermoehle, broerkens, brueckner, josko,
schulte, wolf}@offis.de

W. Damm
Carl von Ossietzky Universität Oldenburg,
Fakultät II Informatik,
Wirtschafts- und Rechtswissenschaften,
Department für Informatik, Abteilung Sicherheitskritische
Eingebettete Systeme
E-Mail: damm@informatik.uni-oldenburg.de

W. Hasselbring
Carl von Ossietzky Universität Oldenburg,
Fakultät II Informatik,
Wirtschafts- und Rechtswissenschaften,
Department für Informatik, Abteilung Software Engineering
E-Mail: hasselbring@informatik.uni-oldenburg.de

gefordert. Grundlage dafür ist die Erstellung eines Systemmodells sowie die Formulierung der Anforderungen auf Basis formaler Notationen mit eindeutiger Semantik. Durch mathematische Verfahren kann nachgewiesen werden, dass das Modell die spezifizierten Anforderungen erfüllt. Im Gegensatz zu

herkömmlichen Testverfahren sind formale Korrektheitsnachweise vollständig, d.h. beim Testen kann nur eine begrenzte Auswahl möglicher Systemläufe betrachtet werden. Wird dabei kein Fehler gefunden, kann trotzdem einer existieren. Ein formaler Korrektheitsnachweis betrachtet hingegen alle Systemläufe. Derartige Nachweise mussten bislang ebenso wie auch die Transformation bzw. Formalisierung des Systemmodells und der Spezifikation manuell durch einen Verifikationsexperten angefertigt werden. Dies hat zwar den Vorteil der Vollständigkeit, ist aber ebenfalls zeit- und kostenintensiv sowie fehleranfällig. Zur Vermeidung dieser Nachteile müssen Automatismen entwickelt werden, die bei der Konstruktion der Beweise unterstützen bzw. diese vollständig rechnergestützt auf Basis der im Entwicklungsprozess entstehenden Zwischenergebnisse anfertigen können. Ein aussichtsreicher Ansatz zur Lösung dieser Problematik ist das sog. „Model Checking“ [14], bei dem es sich um ein automatisiertes Verfahren zur Verifikation von endlichen zustandsbasierten nebenläufigen Systemen handelt. Die Anfertigung des mathematischen Nachweises geschieht vollständig durch einen Rechner. Sollte die nachzuweisende Eigenschaft verletzt werden, so kann dem Entwickler (beispielsweise in Form einer computergestützten Debug-Sitzung) automatisch der Fehler samt einem zu ihm führenden Systemablauf präsentiert werden.

Das bislang nicht abschließend gelöste primäre Problem des Model Checking ist die sog. „Zustandsexplosion“. Darunter versteht man das exponentielle Wachstum der Anzahl der zu untersuchenden Systemzustände bei einer „naiven“ Verifikation. Es existieren jedoch bereits zahlreiche Ansätze aus der Forschung, um dieses Problem wirkungsvoll anzugehen, so dass sich mittlerweile viele praktisch relevante Modelle erfolgreich verifizieren lassen [8].

Die Anwendung von Verifikationsmethoden ist umso sinnvoller, je früher im Entwicklungsprozess sie stattfindet, um resultierende Änderungskosten möglichst gering zu halten. Da Modelle früh im

Zusammenfassung

Auch in weniger kritischen Bereichen wird die Korrektheit der bereitgestellten Funktionalität immer wichtiger. Weiterhin erhöht sich die Komplexität der Systemfunktionalität ständig, so dass manuelle Test- und Simulationsverfahren viele Fehler nur noch unter unverhältnismäßig großem zeitlichen und personellen Aufwand aufdecken können. Vor diesem Hintergrund stellt dieser Artikel die Grundlagen des sog. „Model Checkings“ vor, einer automatisch durchführbaren, vollständigen Verifikationsmethode. Ergänzt wird diese Einführung durch einige Beispiele von Erfahrungen, die durch die Anwendung von Model-Checking-Werkzeugen in industriellem Umfeld gewonnen wurden.

Entwicklungsprozess erstellt werden und zudem einen inhärent hohen Abstraktionsgrad im Sinne einer Plattformunabhängigkeit aufweisen, bietet es sich geradezu an, diese zu verifizieren und anschließend im Zuge einer „Sichtung“ des Entwicklungsraumes hinsichtlich der nichtfunktionalen Anforderungen an verschiedene Plattformen (z.B. Programmiersprachen) anzupassen. Diese Vorgehensweise spiegelt sich u.a. in den aktuellen Spezifikationen der Object Management Group (OMG [35]) wider, wie z.B. der Model Driven Architecture, die den universellen Einsatz der Modellierungen fokussiert, und in der Version 2.0 der Unified Modeling Language (UML [45]), in der die Ausführbarkeit der Modelle im Mittelpunkt steht. Zur Verdeutlichung des Potenzials dieser Methoden wird in den folgenden Abschnitten auf Basis einer (formalen) Systemmodellierung und Spezifikation temporaler Eigenschaften das Verfahren des Model Checkings nebst einiger Optimierungsansätze erläutert und durch Praxiserfahrungen seitens der Industrie abgerundet.

Formale Systemmodellierung

Typischerweise fallen eingebettete Systeme in die Klasse der sog. „reaktiven Systeme“ [30]. Diese terminieren nicht und sind daher nur eingeschränkt aufgrund ihres Ein- und Ausgabeverhaltens beschreibbar. Aus diesem Grund ist es i.d.R. notwendig, sich ein Bild über die internen Systemabläufe zu verschaffen, was auf Basis sog. „Zu-




Abb. 1
UML-Klassen- und Zustandsdiagramm „Klimasteuerung“

stände“ geschieht. Ein Zustand entspricht einer Momentaufnahme, die alle Variablen des reaktiven Systems mit ihren Wertebelegungen zu einem bestimmten Zeitpunkt enthält. Eine Zustandsänderung (Transition) wird jeweils durch einen Ausgangszustand und einen Folgezustand charakterisiert. Auf diese Weise lassen sich Berechnungen reaktiver Systeme als Transitionsfolgen beschreiben. Die Grundlage einer Systemmodellierung ist eine formale Notation, mit deren Hilfe sich die verwendeten Modellierungskonstrukte eindeutig interpretieren lassen. Ein gängiger Vertreter zur formalen Modellierung reaktiver Systeme sind sog. „Kripke-Strukturen“ [28], eine Form zustandsbasierter Transitionsgraphen.

Definition 1

Sei A eine Menge von atomaren Aussagen. Dann ist eine Kripke-Struktur M über A ein Tupel $M=(S, S_0, R, L)$ mit einer endlichen Menge von Zuständen S , einer Menge von Anfangszuständen $S_0 \subseteq S$, einer totalen Transitionsrelation $R \subseteq S \times S$ (d.h. für jeden Zustand $s \in S$ existiert eine Folgezustand s' in S mit $R(s, s')$) sowie einer Funktion $L: S \rightarrow 2^A$, die jeden Zustand auf eine Menge von zugehörigen gültigen atomaren Aussagen abbildet.

Insbesondere die Definition der totalen Transitionsrelation kann mit viel Aufwand verbunden sein, da alle Übergänge einzeln aufgezählt werden müssen. Deshalb bedient man sich i.d.R. anderer Notationen, z.B. der Prädikatenlogik, um die Berechnung des Folgezustands zu definieren und daraus automatisch die Transitionsrelation abzuleiten. Das Bindeglied stellt in diesem Fall die Funktion L dar, wobei dann mit Hilfe der Prädikatenlogik korrekte Aussagen formuliert werden, z.B. hinsichtlich der Transitionsrelation zur Berechnung des Folgezustands.

Um die Anwendung modellbasierter Verifikationsverfahren zu veranschaulichen, wird eine Klimasteuerung betrachtet. Diese regelt die Zimmertemperatur auf einen angenehmen Wert und kühlt bzw. heizt, wenn es zu warm bzw. zu kalt wird. Zur Darstellung des Modells der Klimaanlage benutzen wir ein stark vereinfachtes UML-Diagramm. Die Anforderungen an die Klimasteuerung regeln die Reaktionen auf die von dem umgebenden

Abstract

The correct functioning of hard- and software components is often a crucial factor in computer-based system engineering. Particularly, this is the case in the area of “safety critical” systems, where a system failure can endanger human life. But also in less critical areas the correctness of provided functionality becomes more and more important. Furthermore the complexity of system functionality increases steadily. Therefore manual test and simulation methods can detect many errors only with unacceptable high effort concerning time and resources. Starting from this background, this article presents the basics of “model checking”, an automatic and complete verification method. Based on this introduction, experience gained with the application of model checking tools in industrial contexts is presented and discussed.

System in jedem Schritt übermittelten Temperaturwerte, jeweils in drei Ereignissen, auf die im nächsten Schritt folgendermaßen reagiert werden soll:

ZUKALT: Heizeinheit wird aktiviert und Kühleinheit wird deaktiviert.

ANGENEHM: Heiz- und Kühleinheit werden deaktiviert.

ZUWARM: Heizeinheit wird deaktiviert, Kühleinheit wird aktiviert.

Abbildung 1 zeigt das Klassen- und Zustandsdiagramm der Klimasteuerung. Das Klassendiagramm enthält die beiden booleschen Attribute kühlen und heizen sowie die zu empfangenden Ereignisse in Form der Operationen ZUKALT, ANGENEHM und ZUWARM.

Das Zustandsdiagramm besteht aus den drei Zuständen Aufheizen, Warten und Abkuehlen, wobei Warten der Startzustand ist. Die Bedingungen für die Zustandsübergänge sind mit den zu empfangenden Ereignissen beschriftet. Die Anweisungen der „action scripts“ sind jeweils in den Zuständen nach dem Schlüsselwort *do* dargestellt. Die Heiz- bzw. Kühleinheit wird aktiviert, wenn heizen bzw. kühlen zu wahr ausgewertet werden,




Abb. 2 Erreichbare Zustände der Kripke-Struktur der Klimasteuerung




Abb. 3 Berechnungsbaum der berechenbaren Zustände zur Kripke-Struktur aus Abbildung 2

ansonsten werden sie deaktiviert. Aus dem Modell lassen sich nun entsprechende prädikatenlogische Formeln extrahieren (z.B. $\neg \text{kuehlen} \wedge \neg \text{heizen}$ (Ereignis=ZUKALT) $\wedge \neg \text{kuehlen}' \wedge \text{heizen}'$), die wiederum die Transitionsrelation einer Kripke-Struktur beschreiben, wobei die ungestrichenen Variablen im Ausgangszustand und die gestrichelten im Folgezustand gelten. Hierbei ist zu beachten, dass die Temperaturereignisse auf Variablenausprägungen abgebildet werden müssen, da Transitionen in Kripke-Strukturen nicht annotiert werden. Grundsätzlich ist die Anzahl der Zustände der Kripke-Struktur gleich dem Produkt der Größe der Variablenwertebereiche, was in diesem Fall zwölf Zuständen entspräche. Von diesen Zuständen sind in Abbildung 2 allerdings nur die neun erreichbaren dargestellt, da es im UML-Diagramm keinen Zustand gibt, in dem gleichzeitig geheizt und gekühlt wird.

In den durch Ellipsen symbolisierten und nummerierten Zuständen sind die jeweils geltenden Variablenbelegungen dargestellt. Zunächst ist das die Belegung der Variablen Ereignis und darunter von links nach rechts die Belegung der booleschen Variablen kuehlen und heizen, wobei Variable bzw. \neg Variable bedeutet, dass die Variable in dem jeweiligen Zustand zu wahr bzw. zu falsch ausgewertet wird. Des Weiteren sind die entsprechenden UML-Zustände durch gestrichelte

Ellipsen gekennzeichnet. Die Startzustände 1, 2 und 3 sind mit einer Eingangskante von oben mit dem gleichen Ursprung versehen. Dies bedeutet, dass nur ein Zustand nach dem Start aktiv ist.

Zudem wurde angenommen, dass die Umgebung in jedem Schritt (selbst bei der Initialisierung!) einen Temperaturwert übermittelt. Der Vollständigkeit halber sei angemerkt, dass man in die Kripke-Struktur noch einen weiteren Zustand jeweils in einen Bereich der skizzierten UML-Zustände einfügen müsste, wenn die Umgebung nicht in jedem Schritt ein Ereignis sendet (was laut UML-Semantik und ohne die angestellte Annahme in dem Modell so wäre), sprich: Ereignis= \perp . Diese Zustände würden dazu dienen, die fortschreitende Schrittzahl zu erfassen, falls kein Ereignis von der Umgebung kommt.

Temporale Logiken

Da sich mit Hilfe der klassischen Aussagen- oder Prädikatenlogik nicht direkt zeitliche Aussagen formulieren lassen, hat man diese durch Zeitoperatoren zu sog. „Temporallogiken“ erweitert. Temporale Logiken lassen sich derart interpretieren, dass Zeit als Folge von Schritten in einem Berechnungsbaum einer Kripke-Struktur betrachtet wird. Dieser kann durch das Auffalten einer Kripke-Struktur in alle von ihr möglichen Berechnungen gewonnen werden. In Abbildung 3 ist ein solcher Berechnungs-



Temporale Operatoren von CTL (mit den Pfadformeln f und g)

Operator	Gelesen	(natürlichsprachliche) Bedeutung
$X f$	neXt time	Im nächsten Zustand gilt f .
$F f$	in the Future	In mindestens einem Zustand auf dem Pfad gilt f .
$G f$	Globally	In allen Zuständen auf dem Pfad gilt f .
$f U g$	Until	Mindestens ein Zustand auf dem Pfad erfüllt g und alle vorherigen Zustände erfüllen f .
$f R g$	Release	Genau wie „Until“, allerdings sind die Gültigkeiten von f und g vertauscht.




Abb. 4 Visualisierung von $EG f$ und $AF f$

baum für die Kripke-Struktur aus Abbildung 2 dargestellt, wobei die Nummerierung der Knoten den Zustandsnummern der Kripke-Struktur entspricht und in diesem Fall vom Startzustand 1 ausgegangen wurde.

Temporallogiken lassen sich grundsätzlich dahingehend klassifizieren, ob sie Verzweigungen im zugrunde liegenden Berechnungsbaum betrachten, wie z.B. bei der „Computation Tree Logic“ (CTL [13]), oder ob sich mit ihrem Vokabular lediglich lineare Berechnungsabläufe ausdrücken lassen, wie z.B. mit der „Linear Temporal Logic“ (LTL [38]). Im Folgenden wird CTL zur Spezifikation von Systemeigenschaften genutzt.

In CTL sind prädikatenlogische Ausdrücke um die in Tabelle 1 dargestellten temporalen Operatoren sowie um zwei „Pfadquantoren“ erweitert. Die Pfadquantoren geben an, ob eine darauffolgende Aussage für alle ausgehenden Pfade des betrachteten Knotens im Berechnungsbaum gilt (A) oder nur für mindestens einen (E). In der Syntax der CTL (vgl. [14], S. 28) sind nur Formeln enthalten, in denen jedem temporalen Operator einer der beiden Pfadquantoren unmittelbar vorangeht. Zur Veranschaulichung sind in Abb. 4 zwei Berechnungsbäume dargestellt, in denen die CTL-Formeln $EG f$ bzw. $AF f$ erfüllt sind. Die schwarz ausgefüllten Kreise repräsentieren Zustände, in denen die Pfadformel f erfüllt ist.

Temporallogische Formeln bieten eine große Mächtigkeit zur Spezifikation temporaler Eigenschaften von formalen Systemen. Ihre Anwendungsfreundlichkeit ist jedoch, je nach verwendeter Notation zur Systembeschreibung, verbesserungswürdig, da die Systemdarstellung nicht zwangsläufig den aufgefalteten Berechnungsbaum erkennen lässt. Zur Lösung dieser Problematik existieren verschiedene Herangehensweisen, zu denen beispielsweise die Entwicklung sog. „Pattern“ für häufig verwendete temporallogische Formeln oder auch verschiedene graphische Darstellungsformen wie symbolische Zeitdiagramme, sog. „Symbolic Timing Diagrams“ (STD [17]) für hardwarenahe Bereiche oder sog. „Life Sequence Charts“ (LSC [16]) gehören, die sich insbesondere zur Darstellung von Eigenschaften objektorientierter Systeme eignen, da sie an die bekannten Message Sequence Charts (MSCs [41]) angelehnt sind. Im Gegensatz zu MSCs besitzen LSCs allerdings eine größere Ausdruckskraft, da sie zwischen möglichem (existenziellem) und notwendigem (universellem) Verhalten differenzieren.

Model Checking

Die Idee des Model Checking ist im Prinzip einfach. Auf Basis einer Kripke-Struktur $M=(S, S_0, R, L)$ und einer geforderten temporalen Formel f werden alle Startzustände gesucht, die f erfüllen, d.h. gesucht wird die Menge $\{s \in S_0 \mid M, s \models f\}$ (für die

Teilformeln und die Zustände der Kripke-Struktur, in denen sie gültig sind

Teilformel	Gültige Zustände der Kripke-Struktur
kuehlen	{7, 8, 9}
¬heizen	{1, 2, 3, 7, 8, 9}
kuehlen¬heizen	{7, 8, 9}
AX (kuehlen ¬heizen)	{3, 8, 9}
Ereignis = ZUWARM	{3, 5, 8}




Abb. 5 Korrigiertes Zustandsdiagramm „Klimasteuerung“

formale Definition von „|=“ vgl. [14]). Für die zu verifizierende Kripke-Struktur betrachten wir das Modell aus Abb. 2 und für die dagegen zu verifizierende Eigenschaft die Anforderung „jeweils einen Schritt nach dem Senden des Ereignisses ZUWARM ist die Kühleinheit aktiviert und die Heizeinheit deaktiviert“. Mit Hilfe des bereits vorgestellten CTL-Vokabulars lässt sich dies folgendermaßen formalisieren: $AG((Ereignis=ZUWARM) \rightarrow AX(kuehlen \wedge \neg heizen))$.

Model Checking wird nun basierend auf dem CTL-Model-Checking-Verfahren aus [14] erläutert. Der zugrundeliegende Algorithmus basiert auf der Anwendung einer Beschriftungsfunktion $label(s)$, die in mehreren aufeinanderfolgenden Ausführungsschritten jeden Zustand $s \in S$ mit gültigen Teilformeln von f beschriftet. Im ersten Schritt der Ausführung sind dies die in den jeweiligen Zuständen gültigen atomaren Aussagen. Somit ist $label(s) = L(s)$. In den anschließenden Schritten wird dann sukzessive die nächst größere Teilformel aus der zu prüfenden Eigenschaft verarbeitet. Somit beschriftet der i -te Ausführungsschritt die Zustände der Kripke-Struktur mit den CTL-Teilformeln von f , die eine Verschachtelungstiefe von $i-1$ aufweisen. Bei Terminierung des Algorithmus gilt: $M, s | = f$ genau dann, wenn $f \in label(s)$. In Tabelle 2 sind die zu prüfenden Teilformeln und die Zustände der Kripke-Struktur aus Abb. 2 gegenübergestellt, in denen sie gültig sind.

In Tabelle 2 ausgelassen ist lediglich die Implikation von f , die verlangt, dass die Zustände, in denen Ereignis=ZUWARM gilt, eine Teilmenge der Zustände ist, die $AX(kuehlen \wedge \neg heizen)$ erfüllen. Da dies jedoch nicht der Fall ist, schlägt der Nachweis von f fehl. Dies liegt daran, dass von Zustand 5 (UML-Zustand Aufheizen) nicht wie gefordert in einen der Zustände 7, 8 oder 9 (UML-Zustand Abkuehlen) geschaltet wird. Der Fehler könnte durch eine Erweiterung des UML-Diagramms um zwei weitere Transitionen behoben werden, die direkt von Aufheizen nach Abkuehlen bzw. umgekehrt schalten, wie in Abb. 5 dargestellt. In runden Klammern ist jeweils der entsprechende Zustand der (geänderten) Kripke-Struktur annotiert.

Der zugrundeliegende Algorithmus hat die Zeitkomplexität $O(|f| \cdot (|S| + |R|))$, wobei $|f|$ die Anzahl der zu verarbeitenden Teilformeln, $|S|$ die Anzahl der zu prüfenden Zustände und $|R|$ die Anzahl verbindender Relationen repräsentiert. $|R|$ muss in die obere Komplexitätsgrenze einbezogen werden, wenn die aktuelle Teilformel zwei zeitlich relationale Teileigenschaften, wie z.B. fUg , prüft. In diesem Fall müssen zunächst alle g erfüllenden Zustände und anschließend alle Zustände, die Transitionen zu den bereits beschrifteten Zuständen besitzen, beschriftet werden. Temporallogische Formeln weisen üblicherweise keine große Komplexität auf, da diese sich proportional zur Ver-




Abb. 6 Binärer Entscheidungsbaum und zugehöriges OBDD eines Elements der Transitionsrelation

schachtelungstiefe verhält und die Formeln schnell unübersichtlich werden können. Anders kann das bei anderen Notationen für temporale Eigenschaften aussehen. Bei der Verwendung temporallogischer Formeln stammt daher das bereits erwähnte Zustandsexplosionsproblem im wesentlichen vom hinteren Teil der Komplexitätsformel $(|S|+|R|)$, der die Modellkomplexität darstellt. Diese basiert auf der Anzahl der möglichen Zustände, die eingenommen werden können, sowie auf ihren Verbindungen untereinander, wobei die Anzahl der Zustände gleich der Mächtigkeit des kartesischen Produkts der Wertebereiche aller Variablen ist. Diese Anzahl wird zwar durch die Konzentration auf die erreichbaren Zustände reduziert, allerdings liegt sie bei praxisrelevanten Modellen häufig jenseits von „praktischen“ (d.h. innerhalb einer gegebenen Zeitspanne mit einer gegebenen Rechnerkonstellation) oder sogar theoretischen (d.h. jeder noch so starke Rechner würde unendlich lange benötigen) Berechenbarkeitsgrenzen, sofern man das Model Checking „naiv“ anwendet. Daher wurden bereits vor geraumer Zeit Ansätze zur Zustandsraumoptimierung entwickelt [14], von denen im Folgenden einige kurz vorgestellt werden. Die damit erzielbaren Optimierungsfaktoren hängen jedoch immer wesentlich vom verwendeten Modell bzw. der Modellierungssprache und der zu verifizierenden Eigenschaft ab, weshalb über sie i.d.R. keine allgemeingültigen Aussagen gemacht werden können.

Lösungsansätze für das Problem der Zustandsexplosion

Eine Klasse von Optimierungen betrifft das sog. *symbolische Model Checking*, bei dem man Systemrepräsentationen nutzt, die im Vergleich zu Kripke-Strukturen viele Modelle vom Rechner schneller manipulieren lassen und beim Model Checking weniger Speicher verbrauchen, z.B. sog. „ordered binary decision diagrams“ (OBDDs [9]). Alle Ele-

mente der Transitionsrelation werden auf OBDDs abgebildet. Es sind azyklische Graphen über einer linear geordneten Menge von booleschen Variablen, die als Nichtterminalsymbole innerhalb des Graphen fungieren. Seine Terminalsymbole sind jeweils mit 0 oder 1 beschriftet und jeder Nichtterminalknoten hat zwei ausgehende gerichtete Kanten, eine mit 0 und eine mit 1 beschriftet. Die Reihenfolge der Beschriftungen auf jedem Pfad gemäß der Kantenrichtung ist strikt steigend hinsichtlich der gewählten Ordnung der Variablenmenge. Jeder OBDD-Knoten repräsentiert einen booleschen Ausdruck O_v . Jeder Terminalknoten repräsentiert den konstanten Wert seiner Beschriftungen, d.h. entweder 1 oder 0. Jeder Nichtterminalknoten v mit der Beschriftung a_v , dessen Nachfolger entlang der 1- bzw. 0-Kante die Knoten u bzw. w sind, definiert den booleschen Ausdruck $O_v := (a_v \wedge O_u) \vee (\neg a_v \wedge O_w)$, bei dem es sich um den Teilausdruck des gesamten OBDDs handelt, den das vom Knoten v ausgehende Teil-OBDD repräsentiert.

Abbildung 6 zeigt einen Ausschnitt des binären Entscheidungsbaums und des zugehörigen OBDDs des Elements $\neg \text{kuehlen} \wedge \neg \text{heizen} \wedge (\text{Ereignis}=\text{ZUKALT}) \wedge \neg \text{kuehlen}' \wedge \text{heizen}' \wedge (\text{Ereignis}'=\text{ZUKALT})$ der Transitionsrelation von der Kripke-Struktur der Klimasteuerung. Da sich die Anzahl der Knoten auf jeder Ebene im Baum verdoppelt, hat der vollständige Baum 127 Nichtterminal- und 128 Terminalknoten. Aus diesem Grund und da die gekürzten Teilbäume alle zu Null ausgewertet werden, zeigt der Baum nur den Pfad, den das Element der Transitionsrelation beschreibt. In analoger Weise reduziert das OBDD den Entscheidungsbaum. Problematisch sind OBDDs, die wenige Redundanzen aufweisen und dementsprechend nur wenige Reduktionen zulassen. Zudem ist die gewählte Reihenfolge der in dem OBDD kodierten Binärvariablen ein weiterer Einflussfaktor für seine Größe, da sie

die anwendbaren Optimierungen beeinflussen kann.

Die Bezeichnung *symbolisches Model Checking* stammt daher, dass das Model Checking rein syntaktisch auf den OBDDs in Form von rückwärtsgerichteten Fixpunktberechnungen durchgeführt wird. Der Vorteil des symbolischen Model Checkings liegt in seiner „Gedächtnislosigkeit“, da man sich im Vergleich zu Kripke-Strukturen nicht merken muss, welche Zustände mit welchen Beschriftungen versehen worden sind. Dadurch fällt u.U. der zur Verifikation notwendige Speicherplatz wesentlich kleiner aus. 1987 wurde die Anwendung von OBDDs erstmals von Ken McMillan, der zum damaligen Zeitpunkt ein Student an der Carnegie Mellon Universität war, zur Verifikation großer Systeme vorgeschlagen [32]. Mit Hilfe dieser Repräsentation war er in der Lage, Modelle mit mehr als 10^{20} Zuständen [12] zu verifizieren. Diese Grenze konnte mittlerweile durch zusätzliche Optimierungen wesentlich erhöht werden, so dass der Exponent in der obigen Komplexitätsangabe für viele Modelle signifikant weiter angewachsen ist [10, 11]. Da symbolisches Model Checking eine vollkommen andere Repräsentation als Kripke-Strukturen besitzt und damit auch andere Systeme effizient oder nicht effizient berechnen können, spricht man in diesem Kontext bei exponentiell wachsenden Problemgrößen nicht mehr von einer Zustands- sondern von einer sog. „BDD-Explosion“.

Neben der Nutzung von effizienter manipulierbaren Systemrepräsentationen nutzt man Verfahren zur Reduktion des Zustandsraums, die in Abhängigkeit vom Modell und der zu verifizierenden Eigenschaft angewendet werden. In diesem Zusammenhang bilden *Abstraktionstechniken* Zustandsmengen auf abstraktere Teilmengen ab, wobei die zu verifizierende Eigenschaft nicht direkt oder indirekt von einem der zu abstrahierenden Modellelemente abhängen sollte. Abstraktionen lassen sich entweder manuell oder automatisch anwenden, wobei erstere von der Kreativität und Erfahrung des Modellierers abhängen. Letztere hingegen untersuchen z.B. automatisch Berechnungsbeziehungen zwischen Variablen, um daraus Hinweise für eine Wertebereichsreduktion abzuleiten [29]; sie analysieren die Unabhängigkeit konkurrierend ausgeführter Transitionen zur Beschleunigung der Verifikation asynchroner nebenläufig ausgeführter Softwareprozesse (sog. „Partial Order Reduction“

[47]) und sie nutzen Symmetrien im Systemmodell [2], um die Anzahl der notwendigen Beschriftungen bei der Verifikation durch günstiges Kopieren der symmetrischen Teile zu reduzieren. Derartige Ansätze lassen sich unter dem Begriff „explizites“ Model Checking zusammenfassen, da abstraktes und konkretes Modell immer das gleiche Verhalten hinsichtlich der für das Modell zu verifizierenden Eigenschaft aufweisen. Im Gegensatz dazu basiert der Ansatz einer weiteren Abstraktionstechnik auf der Berechnung sog. „Überapproximationen“ des Originalmodells. Hierbei werden Transitionen bei der Approximation auf Kosten eines größeren Zustandsraums entfernt. Dies funktioniert immer dann, wenn es günstiger ist, eine Menge von Zuständen zu beschriften als ihre exakte Teilmenge zu bestimmen, die über Transitionen miteinander in den Berechnungen beschrieben ist. Für die nachzuweisende Eigenschaft bedeutet dies: Wenn sie für das abstrakte Modell wahr ist, dann ist sie auch wahr für das Ausgangsmodell. Sollte sie jedoch falsch sein, könnte sich bei dem Versuch der Darstellung des Gegenbeispiels zeigen, dass sich das Verhalten des abstrakten und des Ausgangsmodells unterscheidet. Ist dies der Fall, wird das abstrakte Modell in Richtung des abweichenden Verhaltens des Gegenbeispiels verfeinert. Die Berechnung der Überapproximationen geschieht durch eine Sammlung weiterer Abstraktionstechniken, z.B. dem sog. „Freeing“, das den möglicherweise beschränkten Wertebereich einer Variablen, die durch eine Systemkomponente berechnet wird, durch den vollständigen Wertebereich ihres Datentyps ersetzt. In Kombination mit der sog. „Cone-of-Influence-Methode“, welche die Modularität von Systemstrukturen nutzt, um hinsichtlich der Spezifikation abhängige Teile zu identifizieren, können so „Überapproximationen“ bestimmt werden, indem z.B. die Transitionen einer Systemkomponente entfernt werden und ihre Ausgangsvariablen jeweils den kompletten Wertebereich einnehmen. Ein Beispiel für einen solchen Überapproximationsansatz ist die sog. „Automatic Abstraction/Refinement Methodology“ [7]. Mit Hilfe dieser Technik konnte die Verifikation zahlreicher Modelle industrieller Anwender beschleunigt bzw. erstmalig innerhalb einer praktischen Berechenbarkeitsgrenze von 24 Stunden durchgeführt werden. Die folgende Übersicht gibt einen Eindruck von den erzielten Resultaten. Als Maß für die Komplexität der Model-



Tabelle 3

Ergebnisse der automatischen Abstraktion am Beispielmmodell des funkgesteuerten Signalsystems

Eigenschaft	Z	I	B	E	T
E1 (V)	81	16	8615	wahr	5 s
E1 (N)	24	29	5958	wahr	1,7 s
E2 (V)	126	26	18603	k.A.	>24 h
E2 (N)	10	36	1132	wahr	0,4 s

Abkürzungen: Z Zustands-Bits, I Input-Bits, B BDD-Knoten, E Ergebnis, T Zeit, V/N vor/nach der Optimierung

le sind jeweils die Zustands-Bits, die Input-Bits und die Größe der Transitionsrelation angegeben. Die Zustands- und Input-Bits korrelieren mit der Anzahl von BDD-Variablen, die notwendig waren, um das Modell zu kodieren. Die Größe der Transitionsrelation gibt Auskunft darüber, wie viele BDD-Knoten notwendig waren, um das interne Verhalten abzubilden.

Beispielsweise sollte das Modell „Radio Based Signaling System“ verifiziert werden. Das Modell beschreibt ein funkgesteuertes Signalsystem für einen Bahnübergang. Es sollte u.a. geprüft werden, ob die Signale gesichert werden, nachdem die Bahnschranke geschlossen wurde (E1) und ob ein Zug nur passiert, wenn der Bahnübergang zuvor gesichert wurde (E2). Zur Verifikation kam ein UltraSparc-III System mit 750 MHz und 2.5 GB RAM zum Einsatz.

Bei den zur Verifikation notwendigen Laufzeiten weiterer Modelle konnten ähnliche Optimierungsfaktoren erzielt werden (für eine vollständige Übersicht vgl. [7]). Im schlechtesten Fall benötigte eine Iteration bei der Verifikation des abstrakten Modells die gleiche Zeit wie zuvor auf Basis gängiger Optimierungsverfahren. Die Ergebnisse in Tabelle 3 verdeutlichen anschaulich das Potenzial adäquater Optimierungstechniken.

Model Checking in der Praxis

Die manuelle Transformation von Modellen sowie die Anwendung von Model-Checking-Methoden ist zwar zur Veranschaulichung der Funktionsweisen in kleinen Beispielen durchaus adäquat; bei praktisch relevanten Modellgrößen ist sie jedoch i.d.R. kaum durchführbar. Daher wurden Werkzeuge für verschiedene Anwendungsbereiche entwickelt, die diese Aufgaben automatisch erledigen. Um deren Potenzial einschätzen zu können, wird im

Folgenden über einige Erfahrungen berichtet, die insbesondere die Breite der Anwendungsmöglichkeiten des Model Checking verdeutlichen. Setzte man Model-Checking-Methoden anfangs nahezu ausschließlich zur Verifikation von Hardware ein [33], findet man sie seit einiger Zeit verstärkt auch in Projekten industriell relevanter Größenordnung aus dem Bereich der „reinen“ Software-Entwicklung. Zudem nutzt man neuerdings immer häufiger eine Kombination aus modellbasierten Entwurfs- und Verifikationsmethoden, um Fehler bereits früh im Entwicklungsprozess zu erkennen, und somit aufwändige Änderungsarbeiten später in der Entwicklung zu vermeiden.

Einsatz von Tools zur formalen Verifikation bei Motorola

In den letzten Jahren hat die Halbleitersparte von Motorola im Entwicklungsprozess die Verwendung formaler Methoden eingeführt, um Fehler auf der Transistorschaltenebene sowie funktionale Fehler auf der Registertransferebene (RTL) zu vermeiden. Entwickelt wurden dabei das Werkzeug Versys2 sowie eine auf CBV (Cycle-Based Verilog) basierende Werkzeug-Suite [1].

Die Entwicklung von individuellen Speicherchips nach Kundenwünschen („custom memory“) erfolgt durch einen manuellen Entwurf auf Transistorschaltenebene, auf der das Layout des zu fertigen Chips festgelegt wird. Zusätzlich wird ein Modell auf der Registertransferebene (RTL) ebenfalls manuell entwickelt. Die RTL-Sicht ist eine funktionale Beschreibung mit Hilfe von Registern und logischen Schaltungen. Diese Sicht wird für die funktionale Verifikation des restlichen Entwurfs verwendet. Mit Hilfe von Versys2 ist es möglich, die Anforderungen, die aus der Registertransferebene automatisch extrahiert werden können, gegen die

Transistorschaltung zu verifizieren. Versys2 ist ein symbolischer Simulator. Er simuliert das Schaltungsmodell des Transistorschaltbildes und verifiziert die Annahmen und Bedingungen, die aus der Registertransferebene extrahiert wurden. Motorola hat Versys2 in den Entwurfsprozess für Speicherchips eingeführt und hat damit eine Vielzahl an Diskrepanzen zwischen der Registertransferebene und den zugehörigen Transistorschaltbildern finden können.

Die auf der Spezifikationsprache Cycle-based Verilog (CBV) basierende Werkzeug-Suite dient der funktionalen Verifikation auf der RTL-Ebene. Motorola setzt die Werkzeugsuite in der unabhängigen Verifikation kleiner individueller Entwurfsblöcke bis hin zur kompletten Chip-Simulation ein. Die Spezifikationsprache CBV, auf der die Werkzeug-Suite basiert, ist eine temporallogische Spezifikationsprache für die Verifikation des Hardware-Entwurfs und wurde insbesondere für Entwickler logischer Schaltungen entwickelt, die keine akademische Ausbildung haben. Die Sprache ähnelt zudem weniger einer temporallogischen Spezifikationsprache als eher einer Programmiersprache und soll bereits nach einer kurzen Einarbeitungsphase die Erstellung komplexer Spezifikationen ermöglichen.

CBV wird verwendet, um zulässige Eingaben für Unterkomponenten, zu verifizierende Eigenschaften und zu erfassende Events, die während der simulationsbasierten Verifikation aufzuzeichnen und aufzuspüren sind, zu definieren. Beispielsweise sei die folgende Codierung einer Anforderung in CBV gezeigt, welche beschreibt, dass einem Eingangssignal `req` innerhalb von drei Zyklen ein Signal `resp` folgen soll:

```


if (~ req)
    // Das Signal req soll „low“
    // sein,
if +(1) : (req)
    // und nach einem Takt auf
    // „high“ wechseln.
if +(1 to 3) : (~ resp)
    // Die nächsten 3 Takte soll auf
    // resp gewartet werden,
0;
// sollte das Signal nicht kommen,
// soll abgebrochen werden.

```

Analyse von Software mit dem Model Checker SPIN

Eines der bekanntesten Werkzeuge für die „linear temporal logic“ (LTL) wurde an den amerikanischen Bell Laboratories entwickelt: Der Model Checker SPIN (Simple Promela Interpreter, wobei Promela (Process Meta Language) die Eingabesprache für SPIN ist [24, 25]). Dieser war in der Lage, in zahlreichen Fallstudien Modelle von industriell relevanter Größe zu verifizieren, die regelmäßig auf den seit 1995 jährlich stattfindenden Workshops präsentiert werden [42]. Bei SPIN handelt es sich um ein Verifikationssystem, das mit dem Ziel entwickelt wurde, den Entwurf und die Verifikation asynchroner Prozesse zu unterstützen. Eine relativ junge Anwendung von SPIN existiert im Werkzeug „FeaVer“ (Feature Verification System, [26]), das ursprünglich dafür entwickelt wurde, die Anruferverarbeitungs-Software der kommerziellen Telefonanlage „PathStar Access Server“ zu überprüfen, darüber hinaus jedoch in der Lage ist, beliebigen ANSI-C-Quellcode mit Model-Checking-Methoden zu analysieren. Das initiale Projekt zur Analyse der Telefonanlagen-Software wurde über einen Zeitraum von 18 Monaten begleitend zur Entwicklung der Telefonanlage und in kontinuierlicher Zusammenarbeit mit den Entwicklern der Software durchgeführt, beginnend beim ursprünglichen Entwurf im Jahr 1998 bis zum kommerziellen Vertrieb des Produkts im Jahr 2000.

Die Erstellung des formalen Systemmodells erfolgt bei „FeaVer“ zu großen Teilen automatisiert, basierend auf der eigentlichen Software sowie auf einer manuell erstellten sog. „Test Harness“. Diese legt verschiedene Parameter fest, die für die Extraktion des Promela-basierten Automaten nötig sind, der schließlich vom Model-Checker-SPIN analysiert werden kann. Insbesondere ist es hier möglich, Regeln für Abstraktionen zu definieren, die die Komplexität der betrachteten Programme so reduzieren, dass der Model Checker in akzeptabler Zeit Ergebnisse für LTL-Eigenschaften dieses Modells berechnen kann. Diese Abstraktionen können sehr unterschiedlich aussehen. Beispielsweise können Funktionsaufrufe dadurch abstrahiert werden, dass im Modell nur noch der Funktionsaufruf erhalten bleibt, nicht aber der in der Funktion enthaltene Code, wenn für die Verifikation beispielsweise nur die Reihenfolge der Funktionsaufrufe



**Abb. 7 „FeaVer“
Framework zur Extraktion von Modellen aus
ANSI-C-Programmen**

interessant ist. Eine andere mögliche Form der Abstraktion besteht darin, in Abhängigkeit von der Abbildung bestimmter Datentypen deterministische durch nichtdeterministische Verzweigungen zu ersetzen.

Abbildung 7 stellt einen Ablauf einer Verifikation mit „FeaVer“ dar, wobei die gestrichelten Linien diejenigen Punkte kennzeichnen, die das Ergebnis manueller Aktivitäten sind. Dazu gehört zunächst die Erstellung des C-Codes als Ausgangsbasis, des Weiteren die Abstraktionsfunktionen, auf deren Grundlage der Automaten-Extraktor die abstrahierten Modelle erstellt, sowie die Formulierung der LTL-Eigenschaften, die schließlich durch SPIN nachgewiesen werden sollen. Obwohl bei dem Ansatz von „FeaVer“ die Notwendigkeit der zeitintensiven und fehleranfälligen manuellen Konstruktion von Verifikationsmodellen umgangen wird, sind die verbleibenden Arbeitsschritte nach wie vor recht aufwändig. Nachdem eine Konfiguration für einen Verifikationslauf mit „FeaVer“ eingerichtet wurde, stellt sich der Rest der Verifikation allerdings als verhältnismäßig einfach dar und erfordert auch bei Modifikationen des Quelltextes keinen wesentlichen zusätzlichen Aufwand, solange die zu verifizierenden Eigenschaften und die Abstraktionen nicht von den Änderungen abhängen. Für die initiale Entwicklung einer geeigneten Konfiguration für Verifikationsläufe ist jedoch nach wie vor ein nicht unerheblicher Aufwand notwendig, der aufgrund der damit verbundenen manuellen Arbeit auch selbst wiederum eine Fehlerquelle sein kann.

Die mit „FeaVer“ gewonnenen Erfahrungen zeigen jedoch, dass ein deutlich größerer Anteil

von Entwurfs- und Implementierungsfehlern bei der Softwareentwicklung als mit herkömmlichen Methoden des Testens erkannt werden kann. Diese Anwendungsergebnisse von „FeaVer“ konnten in mehreren Projekten (z.B. [23]) erfolgreich bestätigt werden. Nach Auskunft von Gerard Holzmann

We measured ten times more errors being caught with our verification framework, compared to the traditional approach (70 vs 7). We also used ten times fewer people (2 instead of 20).

konnte eine Effizienzsteigerung um zwei Größenordnungen bei der Fehlersuche verzeichnet werden.

Modellbasierte Analyse mit der OFFIS Verification Environment

Am Forschungsinstitut OFFIS wird seit geraumer Zeit eine Umgebung zur Anbindung formaler Methoden, wie Verifikation, automatischer Testvektorgenerierung und Sicherheitsanalyse entwickelt. Für eine Anbindung an Entwicklungswerkzeuge wurden bislang primär Modellierungswerkzeuge ausgewählt, um die Mächtigkeit formaler Methoden zur Fehlerfindung bereits frühestmöglich im Entwicklungsprozess zur Verfügung zu stellen.

Neben dem Modellierungswerkzeug Statemate (I-Logix, [27]) wurden unter anderem ASCET-SD (ETAS, [21]), Rhapsody (I-Logix, [27]) und SCADE (Esterel Technologies, [20]) angebunden. Seitens der Model Checker können VIS (University of California at Berkeley, [49]) und der SAT-Solver Prover CL (Prover Technologies, [39]) eingesetzt werden. In experimentellem Stadium befinden sich

darüber hinaus Anbindungen an die SAT-Solver Goblin (Universität Oldenburg, [22]) sowie an zChaff (Princeton University, [51]). Zudem sichert der modulare Aufbau der Umgebung die zukünftige Integration noch kommender Entwicklungswerkzeuge und Model Checker. Im Gegensatz zum vorherigen Abschnitt kommen hierbei vollständig automatisch mittels eines Rechners durchführbare Optimierungstechniken zum Einsatz. Diese Verifikationsumgebung hat das Unternehmen OSC-Embedded Systems AG [37], ein Spin-Off von OFFIS, mittlerweile zur Marktreife weiterentwickelt und realisiert momentan zugleich eine Ankopplung an das Modellierungswerkzeug Matlab/Simulink/Stateflow (The Mathworks, [31]) unter Verwendung des Produktionscodegenerators TargetLink (dSPACE, [19]).

Die Evaluation der Verifikationsumgebung wurde bereits durch mehrere industrielle Projektpartner vorgenommen. Unter anderen begleitete der Automobilkonzern BMW die Verifikation von ASCET-SD-Modellen [18]. Bei der Evaluation konnte erfolgreich eine sog. „Failsafe-Komponente“ der aktiven Lenkunterstützung im neuen 5er BMW verifiziert werden. Die zu überprüfende Eigenschaft betraf das unbedingte Abschalten der Lenkunterstützung im Fehlerfall, das im System durch zwei redundante Komponenten sichergestellt wird, die bei einer korrekten Funktionalität immer die gleichen Werte ermitteln. Durch die Verifikation wurde ein Fall gefunden, in dem das System sich trotz eines Fehlers nicht abschaltete. Dieser Fehler wurde zwar auch mit manuellen Testverfahren gefunden, allerdings war der damit verbundene Aufwand ungleich höher. Ein weiterer industrieller Partner ist das Unternehmen DaimlerChrysler, das die Model-Checking-Lösung von OSC auf der Basis von Statemate (I-Logix, [27]) zu einem Kernelement seines Software-Entwicklungs-Prozesses im Bereich „By-Wire-Systeme“ gemacht hat. Abschließend sei auf den Automobilkonzern Nissan verwiesen, der zur Sicherstellung der Entwurfsanforderungen den Einsatz von Model-Checking-Technologien bereits auf Modellebene und damit noch vor der Erstellung aufwändiger Prototypen fest im Entwurfsprozess vorsieht [34].

Aber nicht nur im Automobil-, sondern auch im Bahn- und Luftfahrtbereich bestätigen Anwender den sinnvollen Einsatz formaler Methoden. Eine der genannten primären Schwierigkeiten be-

steht häufig noch in der Formalisierung der Anforderungen in entsprechenden temporalen Notationen. Daher wird bereits seit längerem an der Entwicklung von weiteren anwendungsspezifischen textuellen und visuellen Darstellungen temporaler Eigenschaften gearbeitet.

Fazit

Model Checking ist bereits seit langem eine interessante Methode zur automatischen Anwendung formaler Verifikationstechniken. Die praktischen Anwendungsbereiche fokussierten bislang jedoch eher auf kleinere Systeme. Aufgrund aktueller Forschungsergebnisse in Kombination mit immer leistungsfähigeren Rechnern konnten die praktischen und theoretischen Berechenbarkeitsgrenzen immer weiter ausgedehnt werden, so dass mittlerweile komplexere praxisrelevante Systeme erfolgreich verifiziert werden konnten. Neben den in diesem Artikel dargestellten Ansätzen des Model Checkings werden außerdem verschiedene andere Techniken verfolgt, mit denen beispielsweise auch Systeme mit Echtzeitanforderungen behandelt werden können [4, 5] oder mit denen es möglich ist, Modelle hybrider Systeme zu analysieren, bei denen kein endlicher Zustandsraum vorausgesetzt wird [3]. Zusammenfassend lässt sich feststellen, dass die Entwicklungszeit eingebetteter Systeme durch die formale Verifikation verkürzt werden kann. Außerdem ermöglicht sie es, Fehler zu entdecken, die mit konventionellen Testmethoden nicht gefunden worden wären [6]. Ist zudem die nahtlose Integration in den Entwicklungsprozess gewährleistet, dürfte es nur noch eine Frage der Zeit sein, bis formale Methoden ein fester Bestandteil von Entwicklungsprozessen geworden sind.

Danksagung

Das diesem Artikel zugrundeliegende Vorhaben wurde mit Mitteln des Bundesministeriums für Bildung und Forschung unter dem Förderkennzeichen „01ISA02G“ („ViSEK“, Virtuelles Software Engineering Kompetenzzentrum) gefördert. Die Verantwortung für den Inhalt dieser Veröffentlichung liegt bei den Autoren. Weitere Informationen zu den Themen formale Methoden, modellbasierte Entwicklung und Unterstützung von Entwicklungsprozessen sind im ViSEK-Portal [50] zu finden.

Literatur

1. Abadir, M.S., Albin, K.L., Havlicek, J., Krishnamurthy, N., Martin, A.K.: Formal verification successes at Motorola. *Formal Methods in System Design* 22:117–123 (2003)
2. Ajami, K., Haddad, S., Illi, J.-M.: Exploiting symmetry in linear time temporal logic Model Checking: one step beyond. *Lecture Notes in Computer Science* 1384 (1998)
3. Alur, R., Courcoubetis, C., Henzinger, T.A., Ho, P.-H.: Hybrid automata: An algorithmic approach to the specification and verification of hybrid systems. In: Grossman, R.L., Nerode, A., Ravn, A.P., Rischel, H. (eds.): *Hybrid systems*, vol 736. Berlin Heidelberg New York Tokio, Springer 1993, pp. 209–229
4. Alur, R., Dill, D.: A theory of timed automata. *Theor Comp Sci* 126, 283–235 (1994)
5. Alur, R., Henzinger, T.A.: Logics and models of real time: A survey. In *Real time: Theory in practice*, vol. 600. Berlin Heidelberg New York Tokio: Springer 1992, pp. 74–106
6. Bienmüller, T., Bohn, J., Brinkmann, H., Brockmeyer, U., Damm, W., Hungar, H., Jansen, P.: Verification of automotive control units. *Correct System Design* 1710:319–341 (1999)
7. Bienmüller, T.: Reducing complexity for the verification of state machine designs. PhD thesis, Fachbereich Informatik, Carl von Ossietzky Universität Oldenburg 2003
8. Bohn, J., Damm, W., Klose, J., Moik, A., Wittke, H.: Modeling and validating train system applications using state machine and live sequence charts. In: *Society for Design and Process Science: Proceedings of the Conference on Integrated Design and Process Technology (IDPT2002)*. Society for Design and Process Science 2002
9. Bryant, R.E.: Graph-based algorithms for boolean function manipulation. *IEEE Trans. Comput.* C-35 (8): 677–691 (1986)
10. Burch, J.R., Clarke, E.M., Long, D.E.: Symbolic Model Checking with partitioned transition relations. In: Halaas, A., Denyer, P.B. (eds.): *International Conference on Very Large Scale Integration*, North-Holland, Edinburgh/Scotland 1991, pp. 49–58
11. Burch, J.R., Clarke, E.M., Long, D.E., MacMillan, K.L., Dill, D.L.: Symbolic Model Checking for sequential circuit verification. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems* 13 (4): 401–424 (1994)
12. Burch, J.R., Clarke, E.M., McMillan, K.L., Dill, D.L., Hwang, L.J.: Symbolic Model Checking: 10^{20} States and Beyond. In: *Proceedings of the Fifth Annual IEEE Symposium on Logic in Computer Science*. Washington: IEEE Computer Society 1990, pp. 1–33
13. Clarke, E.M., Emerson, E.A., Sistla, A.P.: Automatic verification of finite-state concurrent systems using temporal logic specifications. *ACM TOPLAS* 8 (2): 244–263 (1986)
14. Clarke, E.M., Grumberg, O., Peled, D.A.: *Model Checking*. Boston: MIT Press 1999
15. Damm, W., Cohen, M.: Advanced validation techniques meet complexity challenge in embedded software development. *Embedded Systems Journal* (2001)
16. Damm, W., Harel, D.: LSCs: Breathing life into message sequence charts. In: Ciancarini, P., Fantechi, A., Gorrieri, R. (eds.): *FMOODS*, 99 IFIP TC6/WG6.1, Third International Conference on Formal Methods for Open Object-Based Distributed Systems. Dordrecht: Kluwer 1999, pp. 293–312
17. Damm, W., Josko, B., Schlör, R.: Specification and verification of VHDL-based system-level hardware design. In: Börger, E. (ed.): *Specification and validation methods*. Oxford: Oxford Univ Press 1995, pp. 331–410
18. Damm, W., Schulte, C., Segelken, M., Wittke, H., Higgen, U., Eckrich, M.: Formale Verifikation von ASCET Modellen im Rahmen der Entwicklung der Aktivlenkung. *Informatik 200 GI-workshop automotive SW engineering & concepts*, September 2003
19. dSPACE GmbH, <http://www.dspace.de/> 2003
20. Esterel Technologies, <http://www.esterel-technologies.com/> 2003
21. ETAS, <http://www.etas.de/> 2003
22. Fränzle, M., Herde, C.: Efficient SAT engines for concise logics: Accelerating proof search for zero-one linear constraint systems. In *Vorbereitung*
23. Gluck, P., Holzmann, G.: Using SPIN model checking for flight software verification. In: *IEEE (ed.): Proc. 2002 Aerospace Conference. Big Sky/MT, USA, March 2002*
24. Holzmann, G.J.: *Design and verification of computer protocols*. London: Prentice Hall 1991
25. Holzmann, G.J.: *Tutorial: Design and validation of protocols*. London: Prentice Hall 1991
26. Holzmann, G.J.: Software analysis and model checking. In: Brinksma, E., Larsen, K.G. (eds.): *Computer aided verification. 14th International Conference, CAV 2002*. Copenhagen, Denmark, July 2002. Berlin Heidelberg New York Tokio: Springer 2002
27. I-Logix, <http://www.ilogix.com/> 2003
28. Kripke, S.A.: Semantical considerations on modal logic. In: Linsky, L. (ed.): *Reference and modality*. Oxford: Oxford Univ Press 1971
29. Loiseaux, C., Graf, S., Sifakis, J., Bouajjani, A., Bensalem, S.: Property preserving abstractions for the verification of concurrent systems. *Formal Methods in System Design* 6 (1): 11–44 (1995)
30. Manna, Z., Pnueli, A.: *Temporal verifications of reactive systems*. Berlin Heidelberg New York Tokio: Springer 1995
31. The MathWorks, <http://www.mathworks.com/> 2003
32. McMillan, K.L.: *Symbolic Model Checking – an approach to the state explosion problem*. PhD thesis, Carnegie Mellon University, 1992
33. Meinel, C., Theobald, T.: Geordnete binäre Entscheidungsgraphen und ihre Bedeutung im rechnergestützten Entwurf hochintegrierter Schaltkreise. *Informatik Spektrum* 20:268–275 (1997)
34. Nissan selects I-Logix™ StateMATE MAGNUM Tool Chain for Complete Model Based Development Process of Body Electronics Systems, http://www.ilogix.com/news/press_detail.cfm?pressrelease=2002_09_09_115242_749386pr.cfm 2003
35. Object Management Group, <http://www.omg.org> 2003
36. Homepage: Oldenburger Forschungs- und Entwicklungsinstitut für Informatik-Werkzeuge und Systeme, <http://www.offis.de> 2003
37. OSC-Embedded Systems AG, <http://www.osc-es.de/> 2003
38. Pnueli, A.: The temporal logic of programs. In *18th Annual Symposium on Foundations of Computer Science, IEEE, 1977*, pp. 46–57
39. Prover Technologies, <http://www.prover.com/> 2003
40. RTCA. DO-178B. RTCA, 1140 Connecticut Avenue, Northwest, Suite 1020, Washington, D.C. 20036–4001 USA, 1992
41. Rumbaugh, J., Jacobson, I., Booch, G.: *The unified modeling language reference manual*. Addison-Wesley Longman 1999. 0–201-30998-X
42. Spin – Formal Verification, <http://spinroot.com/spin/whatispin.html> 2003
43. Touring Club Suisse: Rückruf von Personenvagen, [http://www.tcs.ch/WEBTCS/Resources.nsf/\(ImageName\)/3229de.pdf/\\$FILE/3229de.pdf](http://www.tcs.ch/WEBTCS/Resources.nsf/(ImageName)/3229de.pdf/$FILE/3229de.pdf) 2003
44. Thailändischer Minister in BMW gefangen, <http://www.spiegel.de/panorama/0,1518,248319,00.html> 2003
45. Unified Modeling Language, <http://www.omg.org/uml> 2003
46. UML-Repräsentation des V-Modells, <http://www.visek.de/?7445> 2003
47. Valmari, A.: A stubborn attack on state explosion. In: *DIMACS*. ACM, 1990, pp. 25–42
48. Versteegen, G.: *Das V-Modell in der Praxis – Grundlagen, Erfahrungen, Werkzeuge*. dpunkt.verlag 2000
49. VIS Homepage, <http://www-cad.eecs.berkeley.edu/vis/> 2003
50. VISEK Homepage, <http://www.visek.de> 2003
51. zChaff, <http://www.ee.princeton.edu/~chaff/zchaff.php> 2003